ラッチアップ試験受託サービス

CMOS ICおよびそれを含む半導体製品の信頼性として重要なラッチアップ破壊に対する耐性を評価するラッチアップ試験サービスを提供いたします。

特徴

  • 512ピンまでのICモジュール、電子部品、サブシステム等の製品に対応します。
  • 512ピン以上の製品についても一部対応します。(要相談)
    JEDEC、JEITA、AEC等の国内外の主要規格に対応した試験を提供します。
  • お客様のご要望や目的に応じた試験をご提案、実施します。
    万一耐性に問題があった場合には、故障解析/原因究明から問題解決までのお手伝いをします。

サービス内容

  • 電流パルス印加法(JEDEC・JEITA・AEC)
  • 電源過電圧法(JEDEC・JEITA・AEC)
  • 電圧パルス印加法(AEC)
  • ESDパルス印加法(参考試験)
  • ラッチアップ判定法 (JEDEC方式・電流定義方式)
  • 試験前後の保護ダイオード特性測定にも対応します。
  • ソケット、専用基板等の手配・試験ボード作製にも対応します。

2016年12月に装置仕様を変更しました
《主な変更点》

  • VCC電源搭載数 2台⇒4台に増加
    (100V/0.5A:1台、50V/1A:3台)
    多電源デバイスの対応が可能
  • 電圧パルス印加法にも対応可能
  • 電源過電圧法の最大電圧が150Vに対応
    (VCC電圧+VTパルス電圧⇒最大150V)

試験装置

ESD・ラッチアップテスター M7000 / 東京電子交易製
ESD・ラッチアップテスター M7000 / 東京電子交易製
試験ボード・印加ユニット
試験ボード・印加ユニット