

II B-4



断面PLによるSSFが拡張した基底面の可視化

Visualization of expanded SSFs on Basal Planes by Cross-section PL

高野 和美、山下 勝

株式会社アイテス, 滋賀県栗東市糺1丁目17-8-501

kazumi_takano@ites.co.jp

概要

市販されている4H-SiC MOSFET モジュールを通電劣化させた後、開封して素子を取り出し電極を除去後、素子断面を作成した。素子表面に励起光を照射し、断面のPL (Photo-Luminescence) を観察したところ、1SSF(Shockley Stacking Fault) が拡張した基底面が観察できたので報告する。

実験方法




- 1) N-Channel 4H-SiC power MOSFET モジュールを購入
- 2) 定電流10A を「0.5 秒間通電一印加なし2.5 秒間」を繰り返し、通電時の電圧をモニター
- 3) ゲート電圧12V を印加し、電流電圧特性を測定
- 4) モジュールを開封、素子を取りだし断面を作成、顕微鏡PLを用いて420nmの発光を観察



Inverse diode
continuous current
10 A max. at 25 °C


V_{DSS}	1200V
$R_{DS(on)}$ (Typ.)	450m Ω
I_D	10A
P_D	85W

実験結果一電気特性




通電サイクル ⇒ 必要な電圧が段階的に上昇 ⇒ FET特性が高抵抗化

実験結果一PL画像




SAMPLE 3 >700nm

Cross-section position



420±10nm



EPI層 14 μ m

MOSFET断面からSSFが拡張した基底面(5度の輝線)が確認でき、PL観測方法で可視化に成功